Laporan Akhir (Percobaan 5)

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Simulasi

6. Analisa

7. Link Download

 

1.      Jurnal [KEMBALI]

2.      Alat dan Bahan [KEMBALI]

1)      Flip Flop JK74LS112

2)      Vcc

3)      Sumber Clock

4)      Switch SPDT

5)      Ground

6)      LED

7)      Dioda

 

3.      Rangkaian Percobaan [KEMBALI]

 

4.      Prinsip Kerja Rangkaian [KEMBALI]

Percobaan 5 (T flip-flop dan aplikasinya) ini terdiri atas 1 rangkaian yang terdiri atas 4 buah saklar SPDT, 1 buah Flip Flop JK 74LS112, 2 buah Ground, 1 buah sumber Clock, 2 buah LED-RED, dan 1 buah VCC. Rangkaian ini merupakan sebuah rangkaian T flip flop yang dibuat dari sebuah rangkaian JK flip flop. T flip flop memiliki sebuah terminal input T dan dua buah terminal output, yaitu Q dan Q'. Masukan J dan K pada JK FF dihubungkan dengan logika “1” atau dihubungkan dengan VCC +5 Volt, sedangkan sebagai masukan T flip flop adalah clock pada JK flip flop. Keadaan output Q akan berubah setiap ada pulsa clock (sinyal pemicu) pada masukannya.

Saat input B1 berlogika 1 dan B0 berlogika 0, maka output Q akan berlogika 0 sehingga  Led1 mati dan ouput Q' berlogika 1 sehingga Led2 hidup. Pada saat input B1 berlogika 0 dan input B0 berlogika 1, maka output Q akan berlogika 1 dan LED1 akan hidup, sedangkan output Q’ akan berlogika 0 sehingga LED2 akan mati. Pada saat input B1 berlogika 1 dan input B2 berlogika 1, maka output Q akan berlogika 1 dan menghidupkan LED1, sedangkan output Q’ akan berlogika 0 dan LED2 akan mati. Pada saat input B1 dan input B0 berlogika 1 lalu ditrigger oleh clock, maka output Q maupun Q’ akan mempertahankan nilainya (toggle) atau disebut juga dengan T flip-flop.

 

5.      Video Praktikum [KEMBALI]

 

6.      Analisa [KEMBALI]

Bandingkan hasil percobaan dengan teori!

Jawab:

Teori tabel kebenaran flip-flop: 

Hasil Percobaan:

Berdasarkan teori (tabel kebenaran T flip flop) dan hasil percobaan yang telah dilakukan, adapun nilai output Q dan Q' percobaan sama atau sesuai dengan teori. Terdapat 4 kondisi diantaranya:

·    Pada kondisi Reset Asinkron (Asynchronous Reset), yaitu kondisi pada saat input T (B2) bernilai X, input B1 berlogika 1 dan input B0 berlogika 0, didapatkan output Q berlogika 0 dan Q’ berlogika 1 pada hasil percobaan dan sesuai dengan tabel kebenaran.

·      Pada kondisi Set Asinkron (Asynchronous Set), yaitu kondisi pada saat input T (B2) bernilai X, input B1 berlogika 0 dan input B0 berlogika 1, didapatkan output Q berlogika 1 dan Q’ berlogika 0 pada hasil percobaan yang sesuai dan tabel kebenaran.

·     Pada kondisi Terlarang (Prohibited), yaitu kondisi pada saat input T(B2) bernilai X, input B1 berlogika 0 dan input B0 berlogika 0, didapatkan output Q berlogika 1 dan Q’ berlogika 1 pada hasil percobaan dan sesuai dengan tabel kebenaran.

·    Pada kondisi Toggle, yaitu kondisi pada saat input T 0 atau 1 secara bergantian, input B1 berlogika 1 dan input B2 berlogika 1, didapatkan output Q dan Q’ berlogika 1 atau 0 secara bergantian pada hasil percobaan dan sesuai dengan tabel kebenaran. 

7.      Link download [KEMBALI]

Html                : klik disini

Rangkaian       : klik disini

Video              : klik disini